崗位職責
一、基礎(chǔ)模塊設(shè)計與開發(fā)
1. 根據(jù)項目需求,完成數(shù)字電路模塊的 RTL 代碼編寫(Verilog/SV),實現(xiàn)功能邏輯的硬件化映射,如 UART、SPI、GPIO 等基礎(chǔ) IP 開發(fā)。
2. 參與模塊級仿真驗證,使用 VCS/Questa 搭建測試環(huán)境,編寫測試用例,提升功能覆蓋率至 95% 以上。
3. 協(xié)助完成邏輯綜合(DC/Genus)及時序分析(PrimeTime),優(yōu)化面積與功耗指標。
二、全流程輔助與協(xié)同
1. 支持 FPGA 原型驗證,完成代碼移植與調(diào)試,配合測試團隊定位功能異常。
參與 DFT(可測性設(shè)計),協(xié)助插入掃描鏈、MBIST 結(jié)構(gòu),提升芯片可測試性。
編寫設(shè)計文檔(如 RTL 設(shè)計說明、仿真報告),維護版本控制(Git/SVN)。
三、技術(shù)學習與工具應(yīng)用
1. 學習先進 EDA 工具鏈(如 Synopsys/Cadence),掌握腳本語言(Python/Tcl)實現(xiàn)流程自動化。
2. 參與跨團隊技術(shù)交流,理解模擬電路基礎(chǔ)(如時鐘樹、電源網(wǎng)絡(luò))對數(shù)字設(shè)計的影響。
3. 跟蹤行業(yè)技術(shù)動態(tài),參與內(nèi)部培訓(xùn)(如數(shù)字 IC 設(shè)計方法論、低功耗設(shè)計)。
任職要求
一、專業(yè)背景與經(jīng)驗
1. 微電子、電子工程等相關(guān)專業(yè),本科及以上學歷,碩士優(yōu)先。
2. 熟悉數(shù)字電路基礎(chǔ)(如組合邏輯、時序邏輯、狀態(tài)機),具備 Verilog 編程能力。
3. 了解 ASIC 設(shè)計流程(RTL→GDSII),有 FPGA 開發(fā)經(jīng)驗者優(yōu)先。
二、技術(shù)能力
1. 掌握 Vivado/Quartus 等 FPGA 開發(fā)工具,能完成簡單模塊的綜合與布局布線。
2. 熟悉 ModelSim/VCS 仿真工具,可編寫基礎(chǔ)測試平臺。
3. 了解 Linux 系統(tǒng)操作,具備 Python/Tcl 腳本編寫基礎(chǔ)。
三、軟技能與素養(yǎng)
1. 具備快速學習能力,能在導(dǎo)師指導(dǎo)下獨立完成任務(wù)。
2. 良好的團隊協(xié)作意識,主動溝通設(shè)計進展與問題。
3. 對技術(shù)細節(jié)有較強敏感度,能細致分析代碼邏輯。