【崗位職責(zé)】
1、參與產(chǎn)品系統(tǒng)方案研討、設(shè)計(jì)、評(píng)審,協(xié)助信號(hào)處理系統(tǒng)方案設(shè)計(jì),完成產(chǎn)品的FPGA實(shí)現(xiàn)方案;
2、根據(jù)產(chǎn)品需求及工作安排,承擔(dān)FPGA的相關(guān)研發(fā)工作;
3、根據(jù)產(chǎn)品需求完成算法仿真、邏輯設(shè)計(jì)以及調(diào)試工作,編寫(xiě)FPGA 開(kāi)發(fā)的相關(guān)設(shè)計(jì)文檔
3. 配合產(chǎn)品的技術(shù)創(chuàng)新與改進(jìn),持續(xù)提高產(chǎn)品競(jìng)爭(zhēng)力;
4. 編寫(xiě)FPGA開(kāi)發(fā)的相關(guān)設(shè)計(jì)文檔;
5. 配合硬件調(diào)試和集成調(diào)試。
【任職要求】
1、本科及以上學(xué)歷,計(jì)算機(jī)、電子、通信工程、自動(dòng)化類(lèi)專(zhuān)業(yè);
2、熟悉Xilinx/Altera系列芯片和開(kāi)發(fā)環(huán)境,能熟練使用示波器、信號(hào)源、邏輯分析儀等調(diào)試儀表;
3、熟悉FPGA 內(nèi)部結(jié)構(gòu),掌握邏輯設(shè)計(jì)語(yǔ)言;
4、熟悉各種高速傳輸接口設(shè)計(jì),如:SRIO,以太網(wǎng),DDR,SPI,IIC,UART等,了解具體協(xié)議,有開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先。
薪資待遇:本科:8000~15000元/月;碩士:12000~20000元/月;年終獎(jiǎng)金;
條件優(yōu)秀者,待遇面議
職位福利:六險(xiǎn)一金、加班補(bǔ)助、包吃住、年底獎(jiǎng)金、大牛帶隊(duì)、無(wú)官僚風(fēng)氣