工作職責(zé)
1、負(fù)責(zé)工業(yè)相機(jī)產(chǎn)品FPGA系統(tǒng)的方案評(píng)估、架構(gòu)設(shè)計(jì)、代碼開(kāi)發(fā)、仿真驗(yàn)證及硬件調(diào)試,主導(dǎo)從需求分析到量產(chǎn)的全流程開(kāi)發(fā);
2、解決高頻時(shí)鐘、低延時(shí)、多周期路徑、跨時(shí)鐘域設(shè)計(jì)等關(guān)鍵技術(shù)問(wèn)題,優(yōu)化時(shí)序性能和資源利用率;
3、主導(dǎo)FPGA與外圍硬件(LVDS/Mipi/Serdes/PCIE/DDR)的接口設(shè)計(jì)與調(diào)試,確保系統(tǒng)級(jí)的穩(wěn)定性;
4、負(fù)責(zé)標(biāo)準(zhǔn)化通用化的平臺(tái)邏輯代碼、功能模塊庫(kù)、圖像算法庫(kù)的開(kāi)發(fā)與完善,提高邏輯模塊的復(fù)用性及可靠性:
5、參與代碼評(píng)審,解決疑難雜癥,指導(dǎo)初級(jí)工程師,推動(dòng)團(tuán)隊(duì)技術(shù)能力提升;
6、參與制定內(nèi)部FPGA開(kāi)發(fā)規(guī)范,建立從仿真到部署的自動(dòng)化流程,提升團(tuán)隊(duì)交付效率,降低版本迭代風(fēng)險(xiǎn)。
崗位要求
1、211和985院校,電子計(jì)算機(jī)、自動(dòng)化相關(guān)專(zhuān)業(yè),研究生學(xué)歷,7年以上FPGA工作經(jīng)驗(yàn);
2、有豐富的FPGA板級(jí)調(diào)試經(jīng)驗(yàn),主導(dǎo)過(guò)至少2個(gè)零起點(diǎn)的FPGA全流程量產(chǎn)項(xiàng)目(需要提供技術(shù)難點(diǎn)及解決方案案例);
3、精通Verilog,熟練使用Vivado、Modelsim/VCS仿真工具,具備豐富的時(shí)序約束、功耗分析和時(shí)序收斂經(jīng)驗(yàn);
4、深入理解AXI4、PCIe Gen3/4、DDR4/5、JESD204B、Ethernet(10G/25G)等協(xié)議,有豐富的調(diào)試經(jīng)驗(yàn);
5、掌握?qǐng)D像處理(插值/白平衡/降噪/銳化/HDR),圖像壓縮(有損/無(wú)損),圖像分析預(yù)處理(二值化/直方圖均衡/邊沿檢測(cè)/中值濾波)等算法的原理與實(shí)現(xiàn);
6、優(yōu)秀的邏輯分析和問(wèn)題定位能力,邏輯維清晰,對(duì)技術(shù)難題有破局的本領(lǐng);
7、有一定的技術(shù)管理經(jīng)驗(yàn),帶過(guò)團(tuán)隊(duì),能拆解分配技術(shù)工作,制定開(kāi)發(fā)計(jì)劃,組織技術(shù)攻關(guān),善于指導(dǎo)團(tuán)隊(duì)成員;
8、有較強(qiáng)的責(zé)任心和抗壓能力,熱愛(ài)技術(shù),有持續(xù)學(xué)習(xí)新技術(shù)的能力和意愿。