崗位職責(zé):
1、 定義和設(shè)計模塊結(jié)構(gòu)并編寫design spec及test plan;
2、使用verilog編寫rtl級代碼,并完成仿真驗證;
3、搭建FPGA測試平臺進(jìn)行芯片級測試驗證。
任職要求:
1、 3年以上數(shù)字電路設(shè)計工作經(jīng)驗;
2、熟悉Linux操作系統(tǒng)和Cadence軟件;
3、熟練掌握Verilog數(shù)字電路硬件編程語言。
職位福利:五險一金、餐補、定期體檢、14薪、年底雙薪、周末雙休