崗位職責:
1.主導SoC芯片方案設計與集成:基于ARM、RISC-V CPU等內核完成SoC架構設計、微架構實現(xiàn)及ASIC IP集成,覆蓋從功能定義到樣片測試的全流程管理;
2.負責SoC整體時鐘方案、復位方案、子系統(tǒng)內部時鐘、低功耗以及安全相關的實現(xiàn);
3.PPA與低功耗優(yōu)化:建立性能、功耗、面積的量化模型,制定模塊級優(yōu)化方案,支持時鐘網(wǎng)絡和功耗域設計調試。
4.全流程技術協(xié)調:統(tǒng)籌RTL設計、驗證環(huán)境搭建、后端實現(xiàn)及封裝問題解決,負責代碼審查和仿真調試(Zebu/FPGA)。
5.總線與外設開發(fā):主導AXI/APB等總線協(xié)議開發(fā)、集成DDR/USB/ETH等高速接口、I2C/SPI等低速外設以及ADC集成與實現(xiàn)。
6.跨團隊協(xié)作管理:制定任務計劃并跟蹤進度,協(xié)調跨地域團隊解決技術問題,輸出設計文檔。
任職要求:
1.電子、通信、計算機等相關專業(yè)碩士及以上學歷;芯片領域工作5年以上,有類似芯片設計經(jīng)驗者優(yōu)先;
2.熟悉芯片開發(fā)流程,熟練使用VCS/Verdi/Spyglass/等流程工具;
3.熟悉負責芯片的clock/reset結構, 熟悉各類總線協(xié)議,AXI,APB,AHB,NoC等;
4.熟悉CPU/VDSP/NPU/DLA等經(jīng)驗優(yōu)先;
5.熟悉腳本語言(perl,python等)優(yōu)先。
6.深度理解ARM、RISC-V指令集、存儲架構及總線協(xié)議,具備高速/低速外設/ADC 等集成實戰(zhàn)經(jīng)驗
7.主導過芯片全周期開發(fā)(前后端至樣片封裝測試),熟悉開發(fā)及仿真工具。