Functions:
Analog and Mixed signal IC custom layout design.
Chip/Top level floorplanning and integration (Senior layout engineer).
Requirements:
Familiar with Cadence design environment (Virtuoso) and Verification such as Mentor Calibre.
More than 5-years Industry experience in layout of analog and mixed-signal ICs, such as high speed (GHz) analog circuits including PLLs and high-speed I/Os, etc.
Good understanding of design rules, device matching, and isolation techniques.
Basic understanding of semiconductor devices and IC process manufacturing.
Experience in top level floorplanning and integration is a plus.
BS degree in Electrical Engineering or Microelectronics.
職位福利:五險(xiǎn)一金、年底雙薪、績效獎(jiǎng)金、餐補(bǔ)、采暖補(bǔ)貼、帶薪年假、補(bǔ)充醫(yī)療保險(xiǎn)、員工旅游
職位亮點(diǎn):發(fā)展前景好,誠聘熱愛模擬版圖設(shè)計(jì)的人才
天津瑞發(fā)科半導(dǎo)體技術(shù)有限公司天津瑞發(fā)科半導(dǎo)體技術(shù)有限公司成立于2009年,由多名歸國硅谷半導(dǎo)體技術(shù)專家和本土資深半導(dǎo)體營銷行家創(chuàng)立,在發(fā)展過程中獲得了君聯(lián)資本(原聯(lián)想投資)、賽富投資基金、聯(lián)想之星等全球著名產(chǎn)業(yè)風(fēng)險(xiǎn)投資基金支持。公司位于天津華苑高新區(qū),并在深圳設(shè)有銷售和客戶支持辦公室。瑞發(fā)科公司專注于開發(fā)和行銷基于高速模擬電路技術(shù)并具有完全自主知識(shí)產(chǎn)權(quán)的集成電路、軟件、整體解決方案。公司擁有世界領(lǐng)先的高速模擬電路設(shè)計(jì)技術(shù),先進(jìn)SOC芯片設(shè)計(jì)和量產(chǎn)經(jīng)驗(yàn)。憑借完全自主設(shè)計(jì)的USB3.0,SATA1/2/3,PCIE,HD-SDI,HDMI,Displayport,MIPI,Thunderbolt(Lightpeak)等 PHY IP,瑞發(fā)科公司正全面研發(fā)針對(duì)移動(dòng)存儲(chǔ)、移動(dòng)終端、數(shù)字高清視頻傳輸和新一代多媒體顯示市場的“交鑰匙”式完整方案。在高清視頻傳輸領(lǐng)域,瑞發(fā)科半導(dǎo)體成功研發(fā)出了新一代數(shù)字高清視頻傳輸技術(shù)AVT(Advanced Video Transport)。該技術(shù)具有數(shù)字高清視頻遠(yuǎn)距離實(shí)時(shí)傳輸、低成本、易于未來升級(jí)等優(yōu)點(diǎn)。瑞發(fā)科提供基于AVT技術(shù)的完整芯片解決方案。瑞發(fā)科公司在中國國內(nèi)建立了完整的研發(fā),行銷和供應(yīng)鏈體系。憑借其穩(wěn)定,高效,極具潛力的工程團(tuán)隊(duì),我們可提供“高技術(shù)-快創(chuàng)新-低成本”的產(chǎn)品和方案,使我們的客戶和合作伙伴在他們的終端市場差異化競爭中取得成功。