工作職責:
1. 集成電路芯片設計項目中模擬以及數字模塊的版圖設計;
2. 全芯片top level layout,floor plan,ESD, I/O等設計;
3. 流片前GDSII文件準備和提交;
任職要求:
1. 熟練使用Cadence的Virtuoso Layout-XL工具; 熟練使用Cadence的Dracula、Diva以及Calibre驗證工具;
2. 熟悉CMOS集成電路基本單元、PN結、PNP、NPN工作原理; 熟悉Cmos、Bicmos、Bipolar、BCD工藝制程。
3. 熟悉模擬版圖匹配規(guī)則及版圖寄生對性能的影響,懂ESD設計及Latch-up原理;
4. 較強的獨立思考能力,有分析問題、解決問題的能力;
5. 有較強的團隊合作精神與溝通能力;
6. 有模擬版圖或RF版圖設計經驗優(yōu)先;
7. 大學本科及以上學歷,電子工程或微電子相關專業(yè),性別不限;
8. 扎實的工藝及版圖設計理論基礎;
9. 有獨立完成項目版圖設計及流片成功經驗者優(yōu)先。
職位福利:五險一金、績效獎金、帶薪年假、餐補、年終分紅、大牛帶隊、出差補貼、多次晉升機會