崗位職責(zé):
1.負(fù)責(zé)FPGA程序開發(fā)的需求分析、方案設(shè)計(jì);
2.負(fù)責(zé)FPGA程序開發(fā),包括系統(tǒng)控制、高速數(shù)據(jù)采集(ADC)、任意波形信號產(chǎn)生(DAC)、信號調(diào)制與解調(diào)、信號與數(shù)據(jù)處理算法(BAQ壓縮、FFT等)、成像算法(RD、CS、BP、PFA等)、高速接口實(shí)現(xiàn)(Aurora、PCIe4.0、DDR4等)的代碼編寫、測試與實(shí)現(xiàn);
3.完成軟硬件綜合調(diào)試;撰寫FPGA軟件設(shè)計(jì)、調(diào)試與評測相關(guān)過程文件;
4.負(fù)責(zé)FPGA軟件產(chǎn)品全壽命周期內(nèi)質(zhì)量過程控制,包括軟件版本控制,軟件評測及軟件產(chǎn)品交付。
5.完成上級領(lǐng)導(dǎo)交辦的其他工作。
任職要求:
1.學(xué)歷:本科及以上;通信、雷達(dá)、電子信息、航空航天、微波電路等相關(guān)專業(yè)
2.經(jīng)驗(yàn):3年以上相關(guān)工作經(jīng)驗(yàn)優(yōu)先考慮,接受碩士優(yōu)秀應(yīng)屆畢業(yè)生。
3.素質(zhì):責(zé)任擔(dān)當(dāng),敬業(yè)精神,具備堅(jiān)韌抗壓素質(zhì)及精準(zhǔn)高效解決問題的能力,與團(tuán)隊(duì)成員有效協(xié)作分析判斷;成長型創(chuàng)新思維,不斷探索新技術(shù);
4.能力:熟練掌握Verilog/VHDL語言,熟悉ISE、Quartus、Vivado開發(fā)環(huán)境、Xilinx/Altera器件結(jié)構(gòu)以及設(shè)計(jì)流程和ModelSim仿真;
熟悉SPI、I2C、UART、UDP和RapidIO、PCle、DDR4、Aurora、 JESD204B/C 等接口的FPGA設(shè)計(jì);
精通FPGA的編碼、仿真、時(shí)序分析、綜合等,具有良好數(shù)字電路基礎(chǔ);