職位信息
在先進28納米/16納米/10納米/7納米工藝節(jié)點上設(shè)計SOC芯片,負責(zé)物理實現(xiàn)流程的設(shè)計,包括布圖,布局布線,時序驗證,可測性設(shè)計,可制造性設(shè)計,時鐘設(shè)計,電路特性設(shè)計,DRC/LVS,信號完整性功耗完整性仿真等,能夠單獨處理大型設(shè)計實施任務(wù)和架構(gòu)任務(wù),擁有豐富的PPA優(yōu)化經(jīng)驗.理解并能熟練使用結(jié)構(gòu)化的設(shè)計流程方法學(xué)。
任職要求:
1. 微電子、電子工程等相關(guān)專業(yè)本科及以上學(xué)歷,要求3年或以上數(shù)字后端設(shè)計等相關(guān)工作經(jīng)驗;
2. 掌握理解數(shù)字電路設(shè)計,信號可靠性測試等,有物理簽收、實際流片經(jīng)驗的優(yōu)先考慮
3. 熟練使用tcl/perl/shell/python/makefile等工具編程,腳本能力強者優(yōu)先;
4. 熟練Synopsys/Cadence/Mentor公司的EDA工具者優(yōu)先;
5. 良好溝通能力與領(lǐng)導(dǎo)力,愿意帶領(lǐng)并培訓(xùn)資歷較淺的員工
6. 行為能力:團隊合作;以顧客為中心;問責(zé)制;溝通;輔導(dǎo)與反饋;員工發(fā)展;領(lǐng)導(dǎo)力。
7. 能夠短期出差
職位福利:餐補、交通補助、節(jié)日福利、周末雙休