1. 邏輯設(shè)計:進行數(shù)字電路的邏輯設(shè)計和實現(xiàn),包括模塊設(shè)計、狀態(tài)機設(shè)計等。
2. 硬件描述語言:使用 VHDL、Verilog 等硬件描述語言進行 FPGA/ASIC 的設(shè)計和仿真。
3. 仿真驗證:編寫測試激勵,進行功能仿真和時序分析,驗證設(shè)計的正確性。
4. 板級調(diào)試:配合硬件團隊進行板級調(diào)試,定位和解決問題。
5. 文檔編寫:編寫設(shè)計文檔、測試文檔和用戶手冊。
任職要求:
教育背景:電子工程、通信工程、自動化等相關(guān)專業(yè),本科及以上學(xué)歷。
專業(yè)技能:精通 VHDL 或 Verilog 硬件描述語言,熟練使用 ModelSim、Quartus、Vivado 等 EDA 工具;了解數(shù)字電路的設(shè)計方法和流程,包括綜合、布局布線、時序分析等。經(jīng)驗要求:有 FPGA 或 ASIC 設(shè)計項目經(jīng)驗,熟悉常用的 FPGA 器件(如 Xilinx、Altera)。
模擬知識:了解一定的模擬電路知識,便于接口設(shè)計和系統(tǒng)集成。
學(xué)習(xí)能力:具備較強的學(xué)習(xí)能力,能夠快速掌握新技術(shù)和新工具。