地區(qū)不限,全國(guó)線上
要求:
1、需有高級(jí)HDL設(shè)計(jì)、SerDes相關(guān)設(shè)計(jì)、PCIe相關(guān)設(shè)計(jì)經(jīng)歷,并進(jìn)行項(xiàng)目教學(xué)工作;
2、數(shù)字前端項(xiàng)目經(jīng)驗(yàn)6年+,
3、熟悉集成電路行業(yè)信息;
4、計(jì)算機(jī)、軟件、通信、電子及相關(guān)專業(yè),統(tǒng)招本科及以上學(xué)歷;
5、精通Verilog語(yǔ)言;
6、精通VCS,Verdi、Spyglass等相關(guān)EDA工具;
7、熟悉主流的芯片架構(gòu);
8、深入理解并能設(shè)計(jì)相應(yīng)的模塊(FIFO,uart,spi,i2c,APB,AHB),精通AXI高性能設(shè)計(jì),熟悉PCIE總線協(xié)議;
9、熟悉高級(jí)HDL語(yǔ)言(Chisel、SpinalHDL),函數(shù)式編程.