1、根據(jù)產(chǎn)品需求完成芯片設(shè)計(jì)規(guī)格定義。
2、獨(dú)立完成數(shù)字模塊RTL設(shè)計(jì)以及相關(guān)驗(yàn)證工作。
3、參與芯片設(shè)計(jì)開發(fā)流程,包括FPGA驗(yàn)證及后端支持。
4、配合TE和PE工程師完成芯片的相關(guān)測(cè)試。
5、負(fù)責(zé)撰寫產(chǎn)品設(shè)計(jì)過程中的相關(guān)技術(shù)文檔,總結(jié)技術(shù)專題等工作。
6、設(shè)計(jì)、開發(fā)和規(guī)劃用于SOC或ADC芯片的數(shù)字電路部分及整合。
崗位要求:
1、碩士及以上學(xué)歷,微電子、集成電路設(shè)計(jì)等相關(guān)專業(yè)。
2、3年以上數(shù)字集成電路設(shè)計(jì)工作經(jīng)驗(yàn)。
3、精通Verilog/SystemVerilog語言。
4、熟練掌握數(shù)字電路及混合信號(hào)設(shè)計(jì)流程,對(duì)邏輯綜合、驗(yàn)證等數(shù)字前端設(shè)計(jì)方法有深刻認(rèn)識(shí)。
5、擁有FPGA或MCU程序和硬件開發(fā)全流程經(jīng)驗(yàn)。
6、了解8051/RISC-V或ARM處理器架構(gòu)和總線協(xié)議優(yōu)先。
7、掌握SAR、pipeline或delta-sigma型AD轉(zhuǎn)換器的架構(gòu)優(yōu)先
8、熟悉相關(guān)軟件,python語言,數(shù)字濾波器算法優(yōu)先。
福利待遇:
1、12薪+年終獎(jiǎng)金;年度調(diào)薪; 專利獎(jiǎng)金;優(yōu)秀員工獎(jiǎng)金;
2、簽訂正式勞動(dòng)合同,入職即繳納五險(xiǎn)一金(公積金比例12%);
3、年度旅游、健康體檢、季度生日會(huì)、5天全薪病假及節(jié)假日福利;
4、新員工入職培訓(xùn),導(dǎo)師帶教,在崗培訓(xùn)、定期培訓(xùn);
5、工作時(shí)間(彈性制):上午8:30-9:30,下午17:30-18:30 雙休制。
職位福利:績(jī)效獎(jiǎng)金、五險(xiǎn)一金、帶薪年假、彈性工作、補(bǔ)充醫(yī)療保險(xiǎn)、定期團(tuán)建、周末雙休