崗位職責(zé):
1、運(yùn)用Altera、Xilinx等公司主流FPGA器件及開發(fā)環(huán)境進(jìn)行項(xiàng)目開發(fā);
2、負(fù)責(zé)產(chǎn)品研發(fā)中FPGA選型、方案設(shè)計(jì)、功能模塊以及接口部分設(shè)計(jì),編寫相關(guān)設(shè)計(jì)開發(fā)文檔;
3、負(fù)責(zé)各功能模塊的邏輯實(shí)現(xiàn)、仿真、時(shí)序約束與分析、RTL代碼的邏輯綜合、調(diào)試、測(cè)試以及與軟件、硬件設(shè)計(jì)人員聯(lián)調(diào);
4、項(xiàng)目相關(guān)文檔撰寫和維護(hù),項(xiàng)目相關(guān)代碼、工程維護(hù)。
任職要求:
1、學(xué)歷要求:本科及以上
2、專業(yè)要求:電子、通信、半導(dǎo)體等相關(guān)專業(yè)
3、經(jīng)驗(yàn)要求:具有3年以上FPGA邏輯開發(fā)、時(shí)鐘設(shè)計(jì),IO約束等,有整機(jī)產(chǎn)品開發(fā)項(xiàng)目經(jīng)驗(yàn)優(yōu)先;
4、職稱要求:
5、理論知識(shí)要求:具備一定的硬件和信號(hào)處理基礎(chǔ)知識(shí),熟悉軟件無線電知識(shí)更佳;
6、技能、能力要求:熟練掌握Verilog HDL等硬件編程語言;熟悉C語言編程;熟練掌握Altera/Xilinx等FPGA相關(guān)工具和開發(fā)流程;掌握數(shù)字通信信號(hào)處理,掌握DDR3、DDR4、PCIE、JESD204B等高速接口開發(fā)設(shè)計(jì)。
職位福利:年終獎(jiǎng)金、五險(xiǎn)一金、交通補(bǔ)助、餐補(bǔ)、通訊補(bǔ)助、全勤獎(jiǎng)、節(jié)日福利、高溫補(bǔ)貼、帶薪年假、定期體檢等。