核心職責(zé):
1.負(fù)責(zé)超聲成像系統(tǒng)中的FPGA信號處理算法實(shí)現(xiàn),包括波束合成(Beamforming)、諧波成像、數(shù)字濾波、實(shí)時數(shù)據(jù)流處理等。
2.優(yōu)化高速ADC接口(如JESD204B)、LVDS、DDR存儲控制等硬件接口設(shè)計(jì)。
3.參與超聲發(fā)射/接收時序控制,多陣元探頭的激勵與回波采集。
4.配合硬件團(tuán)隊(duì)完成FPGA與超聲模擬前端(AFE)的協(xié)同設(shè)計(jì),優(yōu)化信號完整性。
5.使用Vivado/Quartus進(jìn)行RTL設(shè)計(jì)、仿真(ModelSim)、時序約束(SDC)及功耗分析。
6.配合臨床樣機(jī)調(diào)試,解決EMI、時序收斂、資源優(yōu)化等問題。
任職要求
1.本科及以上學(xué)歷,碩士學(xué)歷優(yōu)先,電子工程、通信、計(jì)算機(jī)等相關(guān)專業(yè)。
2.3年以上FPGA開發(fā)經(jīng)驗(yàn),熟練使用Verilog/VHDL,掌握AXI4-Stream、DMA、DDR控制器等IP核應(yīng)用。
3.熟悉高速串行接口(如JESD204B、PCIe、Transceiver)。
加分項(xiàng)
1.熟悉超聲成像原理(如波束合成、動態(tài)聚焦、諧波成像),有超聲經(jīng)驗(yàn)的優(yōu)先。
2.有醫(yī)療超聲、雷達(dá)、聲吶等實(shí)時信號處理項(xiàng)目經(jīng)驗(yàn)者優(yōu)先。
職位福利:績效獎金、餐補(bǔ)、交通補(bǔ)助、通訊補(bǔ)助、帶薪年假、定期體檢、全額社保、全額公積金